Обсуждения факультета:Электроника

Материал из Викиверситета
Перейти к навигации Перейти к поиску

Home free icon.svg ПорталEthnicity icon.png ФакультетConvenient Discussions logo.svg ФорумGraduate Cap (154738) - The Noun Project.svgДеканатOOjs UI icon play-ltr.svg Все курсыIcons8-star-52.png Лучшие курсыBooks icon.png Библиотека

Добро пожаловать на форум факультета. Здесь вы можете обсудить все вопросы касающиеся данного факультета.

Метод построения устройств сравнения цифровой информации[править]

Метод построения устройств сравнения цифровой информации, позволяющий определять большее (меньшее) из произвольного количества двоичных чисел на входе устройства, при этом разрядность чисел не ограничивается и увеличивается путем наращивания типовых блоков, которые состоят из известных логических элементов.


В системах арифметико-логической обработки цифровой информации часто возникает необходимость определение меньшего (большего) из нескольких двоичных чисел произвольной разрядности. Эта проблема особенно актуальна при построении блоков в интегральном исполнении в составе арифметико-логических устройств. Предложенный метод, решает данную проблему и позволяет проектировать устройства подобного типа без построения карт Карно.


Каждый типовой логический блок имеет 2n + 1 входов (n - количество чисел) n + 1 выходов (Рисунок 1) назначение которых в следующем:

Рисунок 1 - Типовой логический блок
Вход на него подается управляющий сигнал, который определяет какое число (меньшее или большее) нужно выводить. Если подать сигнал Н-уровня, то будет определяться меньшее из данных чисел, а если L-уровень, то большее;
Входа на них подаются сигналы m-го бита сравниваемых чисел;
Входа на них подаются сигналы, определяющие ход информации внутри блока;
Выход выводит бит результата;
Выхода выводят сигналы, определяющие ход информации внутри следующего блока.


Логика работы типового блока в следующем (при выполнении операции определения большего из данных чисел, когда элементы ИСКЛ. ИЛИ являются повторителями информации [на входе - L-уровень]) в следующем. Ход информации внутри блока зависит от состояния входов . При H-уровне на определенном входе соответствующая информация подается на выходной элемент ИЛИ, а также на соответствующий выход . Исключение составляет ситуация когда , в этом случаи информация дублируется на выходах . При H-уровне сигнала на входе устройство работает аналогично с той лишь разницей, что входные элементы ИСКЛ. ИЛИ инвертируют сигнал , из меньшего числа делается большее и наоборот, а выходной элемент ИСКЛ. ИЛИ восстанавливает информацию.


Пример[править]

Рисунок 2 - Схема сравнения трех четырехразрядных чисел

В качестве примера приведена схема устройства сравнения трех четырехразрядных чисел (Рисунок 2), где сравнение происходит со стороны старшего бита к младшему. В виду отсутствия некоторых сигналов блоки сравнения старшего и младшего битов упрощены.


История[править]

Сертификат ВНТИЦ

1999 г. – Данный метод был придуман Богомольным Евгением во время написания курсовой работы.

2000 г. – Шибеко Роман формализовал и предложил зарегистрировать данный метод.

20.03.2000 г. – Интеллектуальный продукт под названием «Метод Богомольного-Шибеко построения устройств сравнения цифровой информации» был зарегистрирован во Всероссийском Научно-Техническом Информационном Центре (ВНТИЦ) под номером 72200000009.